KONWIHR Projekt: OMI4papps

Suche


OMI4papps: Optimierung, Modellierung und Implementierung hoch skalierbarer Anwendungen

Projektzusammenfassung

Der technologisch getriebene Wandel von immer schnelleren Einzelprozessoren hin zu Mehrkernprozessoren mit moderater Einzelprozessorleistung vollzieht sich gerade in voller Breite: vom Desktop bis hin zum Supercomputer. Insbesondere für zeitkritische numerische Simulationen hat dies zur Folge, dass die Rechenleistung auch langfristig nur durch neue numerische Methoden oder aber konsequente Optimierung sowie massive Parallelisierung zu erreichen ist. Das rechnernahe "tunen" der Programme für hohe parallele Rechenleistung erfordert jedoch Spezialkenntnisse, die nur sehr wenige Forschergruppen selbst aufbauen und langfristig halten können. Das vorliegende KONWIHR-II Projekt OMI4papps adressiert genau diesen Problembereich, indem es Experten Know-How in der Optimierung und Parallelisierung von Programmen an zentraler Stelle für alle bayerischen HPC Forschergruppen zur Verfügung stellt. Insbesondere ist eine enge Zusammenarbeit mit anderen KONWIHR-II Projekten sowie Nutzern des HLRB-II am LRZ vorgesehen.

Die HPC Gruppen in Erlangen und Garching besitzen langfristige und ausgewiesene Expertise zur Parallelisierung und Optimierung von Anwendungscodes auf allen gängigen (massiv) parallelen Rechner. Darüber hinaus bestehen enge Partnerschaften mit Industriepartnern wie Intel, die den ständigen Zugriff auf die neuesten, für das High Performance Computing relevanten Rechnerarchitekturen sowie Softwarekomponenten garantieren.

KONWIHR-Förderung

  • OMI4papps ist ein Folgeprojekt des früheren RRZE-KONWIHR-Projekts cxHPC
  • KONWIHR-Förderung von OMI4papps: 9/2008 - 8/2013

Kontakt:

  • Dr. Matthias Brehm, LRZ-München
  • Prof. Dr. Gerhard Wellein, Regionales Rechenzentrum Erlangen, Uni-Erlangen

Projektbearbeiter:

  • Dr. Jan Treibig, Regionales Rechenzentrum Erlangen, Uni-Erlangen
  • Dr. Volker Weinberg, LRZ-München

Ausgewählte Veröffentlichungen

  • Momme Allalen, Ferdinand Jamitzky, Helmut Satzger: Real World Application Acceleration with GPGPUs, inSiDE, Vol. 8 No. 1 (2010). External link: http://inside.hlrs.de/htm/Edition_01_10/article_13.html
  • H. Stüben, M. Allalen: Extreme Scaling of the BQCD Benchmark, Jülich Blue Gene/P Extreme Scaling Workshop 2010, Technical Report FZJ-JSC-IB-2010-03, (2010). External link: http://www.fz-juelich.de/jsc/docs/printable/ib/ib-10/ib-2010-03.pdf
  • J. Treibig, G. Hager, G. Wellein: Multi-core architectures: Complexities of performance prediction and the impact of cache topology, Konwihr/HLRB Springer Band 2010, Springer (Berlin, Heidelberg), (2010). External link: Preprint
  • J. Treibig, G. Hager, G. Wellein: LIKWID: A lightweight performance-oriented tool suite for x86 multicore environments, accepted for First International Workshop on Parallel Software Tools and Tool Infrastructures, (2010). External link: PrePrint
  • J. Treibig, G. Wellein, G. Hager: Efficient multicore-aware parallelization strategies for iterative stencil computations, submitted to Journal of Computational Science (Ed: P.M.A. Sloot, P.V. Coveney, J. Dongarra), Elsevier, (2010). External link: Preprint
  • J. Treibig, M. Meier, G. Hager, G. Wellein: LIKWID Performance Tools, inSiDE, Vol. 8 No. 1 (2010) 50-53. External link: pdf
  • Volker Weinberg, Matthias Brehm, Iris Christadler: OMI4papps: Optimisation, Modelling and Implementation for Highly Parallel Applications, HLRB, KONWIHR and Linux-Cluster Review and Results Workshop , to be published by Springer, (2010). External link: http://arxiv.org/abs/1001.1860
  • M. Wittmann, G. Hager, J. Treibig, G. Wellein: Leveraging shared caches for parallel temporal blocking of stencil codes on multicore processors and clusters, submitted, (2010). External link: arXiv:1006.3148
  • Iris Christadler, Volker Weinberg: RapidMind: Portability across Architectures and its Limitations, Technischer Bericht, LRZ Garching, (2009). External link: http://arxiv.org/abs/1001.1902
  • Erbacci, Cavazzoni, Spiga, Christadler: Report on petascale sortware libraries and programming models, Report, PRACE Project, (2009). External link: http://www.prace-project.eu/documents/public-deliverables/d6-6.pdf
  • J. Treibig, G. Hager: Introducing a Performance Model for Bandwidth-Limited Loop Kernels, Proceedings of the Workshop "Memory issues on Multi- and Manycore Platforms" at PPAM 2009, the 8th International Conference on Parallel Processing and Applied Mathematics, (2009). External link: Preprint
  • G. Wellein, G. Hager, T. Zeiser, M. Wittmann, H. Fehske: Efficient temporal blocking for stencil computations by multicore-aware wavefront parallelization, Proceedings of COMPSAC 2009, the 33rd Annual IEEE International Computer Software and Applications Conference, Seattle, (2009). External link: DOI:10.1109/COMPSAC.2009.82
  • Weitere Veröffentlichungen des RRZE sind auf den cxHPC-Projektseiten zu finden.